

(19) 日本国特許庁(JP)

(12) 特 許 公 報(B2)

(11) 特許番号

特許第4761285号
(P4761285)

(45) 発行日 平成23年8月31日(2011.8.31)

(24) 登録日 平成23年6月17日(2011.6.17)

(51) Int.Cl. F I
G O 6 F 19/00 (2011.01) G O 6 F 19/00 1 1 0

請求項の数 6 (全 21 頁)

<p>(21) 出願番号 特願2004-89846 (P2004-89846) (22) 出願日 平成16年3月25日 (2004. 3. 25) (65) 公開番号 特開2005-275931 (P2005-275931A) (43) 公開日 平成17年10月6日 (2005. 10. 6) 審査請求日 平成19年1月17日 (2007. 1. 17)</p> <p>(出願人による申告) 平成15年度通信・放送機構、研究テーマ「人間情報コミュニケーションの研究開発」に関する委託研究、産業活力再生特別措置法第30条の適用を受ける特許出願</p>	<p>(73) 特許権者 393031586 株式会社国際電気通信基礎技術研究所 京都府相楽郡精華町光台二丁目2番地2 (74) 代理人 100067828 弁理士 小谷 悦司 (74) 代理人 100075409 弁理士 植木 久一 (74) 代理人 100109438 弁理士 大月 伸介 (72) 発明者 真栄城 哲也 京都府相楽郡精華町光台二丁目2番地2 株式会社国際電気通信基礎技術研究所内 (72) 発明者 邊見 均 京都府相楽郡精華町光台二丁目2番地2 株式会社国際電気通信基礎技術研究所内 最終頁に続く</p>
---	--

(54) 【発明の名称】 ハードウェアシミュレータ

(57) 【特許請求の範囲】

【請求項1】

所定のハードウェアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウェアシミュレータであって、

シミュレーション対象物ごとに設けられ、当該シミュレーション対象物に関する値を演算する複数の演算素子と、

前記シミュレーション対象物間の反応に応じて演算素子の値を変化させる反応回路と、
前記シミュレーション対象物間の化学反応に応じて前記反応回路と前記演算素子との接続を切り換える切り換え回路と、

シミュレーション中にデータを出力するための出力条件を記憶する出力条件記憶回路と

10

、
 前記演算素子の値から決定されるシミュレーション結果が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定する判定回路とを備え、

前記出力条件記憶回路は、前記演算素子の時系列値から決定される出力条件を記憶し、
前記演算素子ごとに設けられ、当該演算素子の時系列値を記憶時間に対応付けて記憶する時系列値記憶回路をさらに備え、

前記判定回路は、前記演算素子の時系列値から決定されるシミュレーション結果が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定することを特徴とするハードウェアシミュレータ。

【請求項2】

20

前記出力条件記憶回路は、前記演算素子ごとに設けられ、当該演算素子の値から決定されるシミュレーション結果に対する出力条件を記憶する個別出力条件記憶回路を含み、

前記判定回路は、前記演算素子ごとに設けられ、当該演算素子の値から決定されるシミュレーション結果が当該演算素子に対して設けられている出力条件記憶回路に記憶されている出力条件を満たすか否かを判定する個別判定回路を含むことを特徴とする請求項1記載のハードウェアシミュレータ。

【請求項3】

前記出力条件記憶回路は、前記演算素子の値から決定される分布を出力条件として記憶し、

前記演算素子の値から当該値に関する分布を演算する分布演算回路をさらに備え、

前記判定回路は、前記分布演算回路により演算された分布が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定することを特徴とする請求項1記載のハードウェアシミュレータ。

【請求項4】

前記分布演算回路は、

前記演算素子の値から分布を演算するとき使用する演算方式を指定する指定回路と、

前記指定回路により指定された演算方式に従い、前記演算素子の値から当該値に関する分布を計算する分布計算回路とを含むことを特徴とする請求項3記載のハードウェアシミュレータ。

【請求項5】

前記複数の演算素子の中から任意の演算素子の値を選択して前記判定回路へ出力する選択回路をさらに備えることを特徴とする請求項1～4のいずれかに記載のハードウェアシミュレータ。

【請求項6】

前記演算素子の値、前記出力条件記憶回路に記憶されている出力条件及び前記判定回路の判定結果のうち少なくとも一の値を用いて前記出力条件記憶回路に記憶されている出力条件を更新する更新回路をさらに備えることを特徴とする請求項1～5のいずれかに記載のハードウェアシミュレータ。

【発明の詳細な説明】

【技術分野】

【0001】

本発明は、所定のハードウェアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウェアシミュレータに関するものである。

【背景技術】

【0002】

従来の化学反応シミュレーション方法としては、例えば、シミュレーションプログラムを計算機で実行することにより、有限温度及び有限時間を設定し、これら有限温度及び有限時間における分子動力学計算を行い、分子動力学計算により求められた励起状態を含む構造のすべてを用いて物質の全原子に働く力がすべて緩和される安定構造を複数求める処理等を行うものがある（特許文献1参照）。

【0003】

このように、従来の化学反応シミュレーション方法では、微分方程式に代表されるような数学関数等を用いて汎用の計算機によりソフトウェア処理される。このとき、シミュレーションデータを出力する方法としては、例えば、シミュレーション中にシミュレーションデータを表示装置等へ出力して表示する方法、シミュレーション中にシミュレーションデータを一時的に記憶装置等に記憶させ、シミュレーション終了後にデータを処理して出力する方法等がある。また、シミュレーション中のデータを出力する出力条件を指定する方法としては、シミュレーション対象の現象が生じる実時間を指定する方法と、シミュレーション結果として満たすべき何らかの条件を指定する方法との2種類に大別することが

10

20

30

40

50

できる。

【特許文献1】特開2002-260975号公報

【発明の開示】

【発明が解決しようとする課題】

【0004】

しかしながら、シミュレーション対象の現象が生じる実時間を指定したのでは、実時間自体が長い場合にはシミュレーション結果を得るまでに長時間を要する。一方、シミュレーション結果として満たすべき何らかの条件を指定する場合は、シミュレーションデータが出力条件を満たしているか否かを判定する出力判定処理に長時間を要し、特に、出力条件が複数の条件の組み合わせである場合には、出力判定処理に要する計算時間が指数的に増加する。このことは、設定される出力条件の複雑さにはシミュレーションを実行する計算機の処理能力から課される上限が存在することを意味し、シミュレーション対象及び現象が複雑であればあるほど出力条件も複雑になる傾向があり、現実的にはシミュレーション可能な現象に上限が存在することになる。

10

【0005】

また、計算機の処理速度を向上させるためにクラスタシステム等を導入して並列度を上げた場合でも、シミュレーション処理と出力判定処理とは同じ計算機で実行されるため、上記の問題に対する根本的な解決とはならない。さらに、シミュレーションデータの出力条件が複数の条件の組み合わせである場合には、並列処理を行っても出力判定結果を収集して処理する必要があり、通信のオーバーヘッドが生じる。

20

【0006】

このように、従来のソフトウェアによるシミュレーション方法では、出力判定処理に膨大な時間を要する場合があります。出力条件の複雑さによっては、出力判定処理に要する時間がシミュレーションに要する全時間の大半を占める場合もあり得る。また、シミュレーションの対象となる現象の複雑さとシミュレーションデータの出力条件の複雑さとが比例する傾向にあるため、出力判定処理に要する時間からシミュレーション可能な現象の規模が制限される。

【0007】

さらに、シミュレーション中にシミュレーションデータを一時的に記憶装置等に記憶させた場合、シミュレーションの規模に比例して増加するデータ量を保存可能な大容量の記憶装置が必要となる。また、計算機と記憶装置との間の送信されるデータ量も増大するため、データ転送速度を高くする必要が生じる。これらの結果、大容量且つ高速データ転送可能な記憶装置が必要となり、シミュレータのコストが増大する。

30

【0008】

本発明の目的は、シミュレーション可能な現象の規模を過度に制限することなく、また、装置コストを過度に増加させることなく、シミュレーションデータの出力判定を高速に実行することができるハードウェアシミュレータを提供することである。

【課題を解決するための手段】

【0009】

本発明に係るハードウェアシミュレータは、所定のハードウェアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウェアシミュレータであって、シミュレーション対象物ごとに設けられ、当該シミュレーション対象物に関する値を演算する複数の演算素子と、前記シミュレーション対象物間の反応に応じて演算素子の値を変化させる反応回路と、前記シミュレーション対象物間の化学反応に応じて前記反応回路と前記演算素子との接続を切り換える切り換え回路と、シミュレーション中にデータを出力するための出力条件を記憶する出力条件記憶回路と、前記演算素子の値から決定されるシミュレーション結果が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定する判定回路とを備え、前記出力条件記憶回路は、前記演算素子の時系列値から決定される出力条件を記憶し、前記演算素子ごとに設けられ、当該演算素子の時系列値を記憶時間に対応付けて記憶する時系列値記憶回路をさ

40

50

らに備え、前記判定回路は、前記演算素子の時系列値から決定されるシミュレーション結果が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定する。

【0010】

本発明に係るハードウェアシミュレータでは、シミュレーション対象物ごとに当該シミュレーション対象物に関する値を演算する演算素子が設けられ、反応回路によりシミュレーション対象物間の反応に応じて演算素子の値が変化されることにより、シミュレーション対象物間の反応によるシミュレーション対象物の変化量がシミュレーションされ、演算素子の値から決定されるシミュレーション結果が出力条件記憶回路に記憶されているシミュレーションデータの出力条件を満たすか否かが判定回路により判定されるので、大容量且つ高速データ転送可能な高価な記憶装置を用いることなく、シミュレーション処理のみならず、シミュレーションデータの出力判定処理をもハードウェアで行うことができ、シミュレーション可能な現象の規模を過度に制限することなく、また、装置コストを過度に増加させることなく、シミュレーションデータの出力判定を高速に実行することができる。

10

【0012】

この場合、演算素子の時系列値から決定されるシミュレーション結果がシミュレーションデータの出力条件を満たすか否かを判定することができるので、シミュレーションデータの微分値、例えば、反応速度及び反応加速度等を出力条件として用いることができる。

【0013】

前記出力条件記憶回路は、前記演算素子ごとに設けられ、当該演算素子の値から決定されるシミュレーション結果に対する出力条件を記憶する個別出力条件記憶回路を含み、前記判定回路は、前記演算素子ごとに設けられ、当該演算素子の値から決定されるシミュレーション結果が当該演算素子に対して設けられている出力条件記憶回路に記憶されている出力条件を満たすか否かを判定する個別判定回路を含むことが好ましい。

20

【0014】

この場合、演算素子の値から決定されるシミュレーション結果ごとに出力条件を満たすか否かを判定することができるので、出力判定を並列的に行うことができ、より高速にシミュレーションデータの出力判定を実行することができる。

【0015】

前記出力条件記憶回路は、前記演算素子の値から決定される分布を出力条件として記憶し、前記演算素子の値から当該値に関する分布を演算する分布演算回路をさらに備え、前記判定回路は、前記分布演算回路により演算された分布が前記出力条件記憶回路に記憶されている出力条件を満たすか否かを判定することが好ましい。

30

【0016】

この場合、演算素子の値から決定された分布が出力条件を満たすか否かを判定することができるので、演算素子の個々の値だけでなく、複数の値から決定される分布を出力条件として用いることができる。

【0017】

前記分布演算回路は、前記演算素子の値から分布を演算するとき使用する演算方式を指定する指定回路と、前記指定回路により指定された演算方式に従い、前記演算素子の値から当該値に関する分布を計算する分布計算回路とを含むことが好ましい。

40

【0018】

この場合、分布計算回路で使用する演算方式を任意に選択することができるので、種々の分布を出力条件として用いることができる。

【0019】

前記複数の演算素子の中から任意の演算素子の値を選択して前記判定回路へ出力する選択回路をさらに備えることが好ましい。

【0020】

この場合、複数の演算素子のうち所定の演算素子の値から決定されるシミュレーション結果が出力条件を満たすか否かを判定することができるので、使用する演算素子の値を動

50

的に切り換えることができるとともに、必要な値のみを用いてシミュレーションデータの出力判定をより高速に実行することができる。

【0021】

前記演算素子の値、前記出力条件記憶回路に記憶されている出力条件及び前記判定回路の判定結果のうち少なくとも一の値を用いて前記出力条件記憶回路に記憶されている出力条件を更新する更新回路をさらに備えることが好ましい。

【0022】

この場合、演算素子の値、出力条件記憶回路に記憶されている出力条件及び判定回路の判定結果の中から任意に選択した値を用いて出力条件を更新することができるので、動的に出力条件を種々の値に変更することができる。

10

【発明の効果】

【0023】

本発明によれば、演算素子の値から決定されるシミュレーション結果が出力条件記憶回路に記憶されているシミュレーションデータの出力条件を満たすか否かが判定回路により判定されるので、大容量且つ高速データ転送可能な高価な記憶装置を用いることなく、シミュレーション処理のみならず、シミュレーションデータの出力判定処理をもハードウェアで行うことができ、シミュレーション可能な現象の規模を過度に制限することなく、また、装置コストを過度に増加させることなく、シミュレーションデータの出力判定を高速に実行することができる。

【発明を実施するための最良の形態】

20

【0024】

以下、本発明によるハードウェアシミュレータの一例として、生化学反応をシミュレーションし、シグナル伝達ネットワーク、遺伝子ネットワーク等の解明に好適に用いられる化学反応シミュレーション装置について図面を参照しながら説明する。

【0025】

図1は、本発明の第1の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。図1に示すハードウェアシミュレータは、複数の乱数発生器 $R_1 \sim R_n$ (n は任意の正数)、複数の酵素カウンタ $K_1 \sim K_n$ 、複数の絞り回路 $V_1 \sim V_n$ 、複数の反応実行回路 $H_1 \sim H_n$ 、複数の物質カウンタ $B_1 \sim B_m$ (m は任意の正数)、接続切り換え回路 SW 、複数の出力条件判定部 $C_1 \sim C_m$ 、出力条件検出ネットワーク回路 SN 及び表示装置 DD を備える。

30

【0026】

酵素カウンタ $K_1 \sim K_n$ 、絞り回路 $V_1 \sim V_n$ 及び反応実行回路 $H_1 \sim H_n$ は、シミュレーションに使用される生化学反応ごとに設けられ、物質カウンタ $B_1 \sim B_m$ は、シミュレーションに使用される物質ごとに設けられ、出力条件判定部 $C_1 \sim C_m$ は、物質カウンタ $B_1 \sim B_m$ ごとに設けられる。

【0027】

乱数発生器 R_1 は、絞り回路 V_1 の入力側に接続され、反応実行回路 H_1 は、絞り回路 V_1 の出力側に接続され、酵素カウンタ K_1 は、絞り回路 V_1 に接続される。他の乱数発生器、酵素カウンタ、絞り回路及び反応実行回路も上記と同様に接続される。

40

【0028】

接続切り換え回路 SW は、例えば、空間スイッチ等から構成され、複数の増加指令用の入力配線 $I_1 \sim I_n$ 及び減少指令用の入力配線 $D_1 \sim D_n$ と、複数の増加指令用の出力配線 $i_1 \sim i_m$ 及び減少指令用の出力配線 $d_1 \sim d_m$ を含み、各配線がマトリクス状に配置されている。

【0029】

反応実行回路 H_1 は、接続切り換え回路 SW の増加指令用の入力配線 I_1 及び減少指令用の入力配線 D_1 に接続され、他の反応実行回路も同様に接続される。物質カウンタ B_1 は、接続切り換え回路 SW の増加指令用の出力配線 i_1 及び減少指令用の出力配線 d_1 に接続され、他の物質カウンタも同様に接続される。また、接続切り換え回路 SW において

50

図中に黒丸で示す各配線の交点NDには、時分割ゲート及び時分割ゲートのオン/オフを制御する保持メモリ等から構成されるスイッチ(図示省略)が配置されている。

【0030】

接続切り換え回路SWは、各スイッチをオン/オフすることにより、増加指令用の入力配線I1~Inと複数の増加指令用の出力配線i1~imとの接続状態及び減少指令用の入力配線D1~Dnと減少指令用の出力配線d1~dmとの接続状態を制御し、各反応実行回路H1~Hnが表す生化学反応の反応前の物質を表す物質カウンタ及び反応後の物質を表す物質カウンタと対応する反応実行回路とを接続する。なお、接続切り換え回路SWは、上記の空間スイッチに特に限定されず、反応実行回路と物質カウンタとの接続状態を切り換えることができるものであれば、他の接続切り換え回路を用いてもよい。

10

【0031】

物質カウンタB1~Bmは、例えば、バイナリカウンタ等から構成され、反応前の各物質の数、すなわち分子数又は原子数を初期カウント値として設定され、反応実行回路H1~Hnの減少指令及び増加指令に応じて、そのカウント値を減少及び増加させる。なお、物質カウンタは、上記のバイナリカウンタに特に限定されず、シミュレーション対象物ごとに設けられ、当該シミュレーション対象物に関する値を演算する演算素子であれば、他のカウンタ等を用いてもよい。例えば、代謝経路におけるクエン酸回路のような生化学反応を状態遷移と捉え、状態遷移機械(有限状態オートマトン)を組み合わせる場合、物質カウンタとしてジョンソンカウンタを用いることにより、コンパクトな回路により高速にシミュレーションすることができる。

20

【0032】

乱数発生器R1は、生化学反応の反応速度を制御するための所定の乱数を、絞り回路V1を介して反応実行回路H1に出力する。乱数発生器としては、擬似乱数を発生させる擬似乱数発生回路、カオス的な乱数を発生させるカオス発生回路、熱雑音に基づく乱数を発生させる熱雑音発生回路等を用いることができる。

【0033】

例えば、擬似乱数発生回路としては、線形フィードバックシフトレジスタを用いることによって、線形フィードバックシフトレジスタがL個のレジスタから構成されると、 $2^L - 1$ の長周期を有するが、ほぼランダムな乱数を発生させることができる。カオス発生回路としては、コンデンサと可変抵抗回路とで構成される閉ループにより不規則な信号を発生させる回路等を用いることによって、カオス的な振る舞いを行う不規則な乱数を発生させることができる。熱雑音発生回路としては、短周期のパルス長周期のパルスによりラッチし、ラッチされた短周期のパルスのレベルを乱数として出力する回路等を用いることによって、ホワイトノイズによる周期性のない乱数を発生させることができる。

30

【0034】

酵素カウンタK1は、反応実行回路H1が表す生化学反応に使用される酵素物質の数、すなわち酵素物質の分子数をそのカウント値として設定され、設定されたカウント値に応じて絞り回路V1の絞り量が調整される。なお、一般の化学反応の場合は、酵素カウンタが触媒カウンタに変更され、生細胞内で作られる蛋白性の生体触媒である酵素の代わりに、触媒物質の数がそのカウント値として設定される。また、触媒(酵素)を使用しない化学反応の場合、触媒(酵素)カウンタ及び絞り回路は不要となる。

40

【0035】

具体的には、乱数発生器R1が乱数として“1”又は“0”のデータをランダムに発生し、酵素カウンタK1がそのカウント値に応じて“0”に対する“1”の頻度を調整して“1”又は“0”のデータを出力する。このとき、絞り回路V1は両データの論理積を取り、その結果を反応実行回路H1へ出力する。したがって、酵素カウンタK1のカウント値に応じて反応実行回路H1へ入力される“1”の頻度が調整される。

【0036】

反応実行回路H1は、データとして“1”が入力された場合、反応を実行させるため、増加指令用の入力配線I1にカウント値を1だけ増加させるための増加指令を出力すると

50

ともに、減少指令用の入力配線 D 1 にカウント値を 1 だけ減少させるための減少指令を出力する。一方、反応実行回路 H 1 は、データとして“ 0 ”が入力された場合、反応を行わないようにするため（不実行の状態）、増加指令及び減少指令を出力しない。

【 0 0 3 7 】

このとき、接続切り換え回路 S W は、減少指令用の入力配線 D 1 と、反応実行回路 H 1 が表す生化学反応における反応前の物質の数、すなわち分子数又は原子数を表す物質カウンタに接続されている減少指令用の出力配線とを接続している。したがって、反応実行回路 H 1 から出力される減少指令が反応前の物質に対して設けられた物質カウンタへ入力され、当該物質カウンタが自身のカウント値を 1 だけ減少させる。また、接続切り換え回路 S W は、増加指令用の入力配線 I 1 と、反応実行回路 H 1 が表す生化学反応における反応後の物質の数、すなわち分子数又は原子数を表す物質カウンタに接続されている増加指令用の出力配線とを接続している。したがって、反応実行回路 H 1 から出力される増加指令が反応後の物質に対して設けられた物質カウンタへ入力され、当該物質カウンタが自身のカウント値を 1 だけ増加させる。

【 0 0 3 8 】

他の乱数発生器、酵素カウンタ、絞り回路及び反応実行回路も、上記と同様に構成され、生化学反応に応じて上記と同様に動作する。なお、酵素カウンタに割り当てられる酵素の数が生化学反応等により増減する場合は、酵素カウンタも物質カウンタと同様に構成されて接続切り換え回路に接続され、対応する反応実行回路によりそのカウント値が増減される。

【 0 0 3 9 】

出力条件判定部 C 1 は、所定の論理回路及びメモリ等から構成され、シミュレーション動作を終了させるための出力条件を予め記憶し、接続されている物質カウンタ B 1 のカウント値から決定されるシミュレーション結果が記憶している出力条件を満たすか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。他の出力条件判定部も、上記と同様に構成され、上記と生化学反応に応じて同様に動作する。

【 0 0 4 0 】

出力条件検出ネットワーク回路 S N は、所定の論理回路等から構成され、出力条件判定部 C 1 ~ C m の比較結果を集計して最終的に出力条件を満たしているか否かの判断を行い、最終的に出力条件を満たしていると判断した場合、出力指示信号を出力条件判定部 C 1 ~ C m へ出力する。出力条件検出ネットワーク回路 S N として、例えば、平均経路長が短いというランダムネットワークの特徴とクラスター係数が大きいというレギュラーネットワークの特徴との双方を合わせ持つスモールワールドネットワークを用いることができるが、この例に特に限定されず、他のネットワークを用いてもよい。

【 0 0 4 1 】

出力条件判定部 C 1 ~ C m は、出力指示信号の指示に従い、記憶している物質カウンタ B 1 ~ B m の各カウント値を表示装置 D D へ出力する。表示装置 D D は、C R T（陰極線管）又は液晶表示装置等から構成され、出力条件判定部 C 1 ~ C m から出力された物質カウンタ B 1 ~ B m の各カウント値を表示する。なお、本実施の形態では、シミュレーションデータを表示しているが、この表示に代えて又は加えてシミュレーションデータを記憶装置等の他の機器へ出力するようにしてもよい。

【 0 0 4 2 】

図 2 は、図 1 に示す出力条件判定部 C 1 の一例の構成を示すブロック図である。図 2 に示す出力条件判定部 C 1 は、出力スイッチ C 1 0、結果記憶部 C 1 1、出力指定値記憶部 C 1 2 及び比較器 C 1 3 を備える。結果記憶部 C 1 1 は、演算結果として物質カウンタ B 1 から出力されるカウント値を記憶する。出力指定値記憶部 C 1 2 は、シミュレーションデータの出力条件となる出力指定値を記憶する。比較器 C 1 3 は、結果記憶部 C 1 1 に記憶されているカウント値と出力指定値記憶部 C 1 2 に記憶されている出力指定値とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。その後、出力スイッチ C 1 0 は、出力条件検出ネットワーク回路 S N から出力指示信号を受ける

10

20

30

40

50

と、結果記憶部 C 1 1 に記憶されている物質カウンタ B 1 のカウント値を表示装置 D D へ出力する。なお、比較器 C 1 3 が物質カウンタ B 1 から出力されるカウント値を出力指定値記憶部 C 1 2 に記憶されている出力指定値と直接比較できる場合は、結果記憶部 C 1 1 を省略してもよい。この点に関して以下の他の例も同様である。

【 0 0 4 3 】

本実施の形態において、物質カウンタ B 1 ~ B m が演算素子の一例に相当し、反応実行回路 H 1 ~ H n、乱数発生器 R 1 ~ R n、酵素カウンタ K 1 ~ K n、絞り回路 V 1 ~ V n 及び接続切り換え回路 S W が反応回路の一例に相当し、出力指定値記憶部 C 1 2 が出力条件記憶回路及び個別出力条件記憶回路の一例に相当し、出力スイッチ C 1 0 及び比較器 C 1 3 が判定回路及び個別判定回路の一例に相当する。

10

【 0 0 4 4 】

次に、上記のように構成されたハードウェアシミュレータの動作について説明する。まず、シミュレーションの対象となる物質、生化学反応及び酵素等に関する必要なデータを用いて、物質カウンタ B 1 ~ B m に各物質の数を表すカウンタの初期値が設定されるとともに、酵素カウンタ K 1 ~ K n に各酵素の数を表すカウンタの初期値が設定される。次に、乱数発生器 R 1 ~ R n は上記の乱数を発生させ、絞り回路 V 1 ~ V n は、酵素カウンタ K 1 ~ K n の酵素の数に応じて乱数を補正する。反応実行回路 H 1 ~ H n は、酵素数により補正された乱数の値に応じて反応が実行されるように、反応前の物質の分子数又は原子数を表す物質カウンタ B 1 ~ B m のカウント値を 1 だけ減少させるとともに、反応後の物質の分子数又は原子数を表す物質カウンタ B 1 ~ B m のカウント値を 1 だけ増加させる。

20

【 0 0 4 5 】

このようにして、各反応実行回路 H 1 ~ H n が表す生化学反応の反応速度が反応実行回路 H 1 ~ H n ごとに調整され、各反応実行回路 H 1 ~ H n が表す生化学反応の反応前後の物質に対応する物質カウンタ B 1 ~ B m が対応する反応実行回路 H 1 ~ H n に接続されるとともに、各反応実行回路 H 1 ~ H n が表す生化学反応に応じて反応前後の物質に対応する物質カウンタ B 1 ~ B m のカウント値が減少又は増加され、複数の生化学反応が並列的にシミュレーションされる。

【 0 0 4 6 】

このように、反応前後の各物質の量をカウント値、すなわち数（整数）として捉え、生化学反応による物質の変化量をシミュレーションしているため、物質カウンタ B 1 ~ B m の数を増加するだけでシミュレーションに使用する物質の種類を増加させることができる。また、未知の生化学反応が新たにわかった場合、病体等によりある生化学反応が欠損している場合及び野生種のために生化学反応が通常と異なる場合でも、新たな生化学反応、欠損した生化学反応及び通常と異なる生化学反応に応じて接続切り換え回路 S W により反応実行回路 H 1 ~ H n と物質カウンタ B 1 ~ B m との接続状態を変更等することにより容易に対処することができる。

30

【 0 0 4 7 】

また、上記のシミュレーション動作時に、物質カウンタ B 1 ~ B m の値と各出力指定値記憶部 C 1 2 に記憶されている出力指定値とが一致するか否かが各比較器 C 1 3 により判定されるので、シミュレーション処理のみならず、シミュレーションデータの出力判定処理をもハードウェア（専用の電気回路）で行うことができ、シミュレーション可能な現象の規模を制限することなく、また、装置コストを増加させることなく、シミュレーションデータの出力判定を高速に且つ並列に実行することができる。

40

【 0 0 4 8 】

なお、本実施の形態では、すべての物質カウンタ B 1 ~ B m に対して出力判定を行っているが、この例に特に限定されず、物質カウンタ B 1 ~ B m の一部の物質カウンタのみに対して出力条件判定部を設けたり、後述する第 3 の実施の形態と同様に物質カウンタ B 1 ~ B m と出力条件判定部との間等に入力選択回路を設けることにより、複数の物質カウンタ B 1 ~ B m のうち一部の物質カウンタ B 1 ~ B m の値から決定されるシミュレーション結果が出力条件を満たすか否かを判定するようにしてもよい。この場合、必要な値のみを

50

用いてシミュレーションデータの出力判定をより高速に実行することができる。

【0049】

ここで、出力条件としては、シミュレーションデータの絶対値（直接比較可能な値）、絶対値又は数学関数によって指定可能なシミュレーションデータの分布、シミュレーション結果の時系列データ（指定時の値や指定時間後の値）又は当該データを用いた演算結果等を用いることができる。

【0050】

例えば、絶対値を用いた出力条件の例としては、物質Aと物質Bとが反応Cを行う場合に、物質Aの量（カウント値）が1000～2000の範囲内であること、物質Aの量と物質Bの量との合計が3000以上であること、物質Aの量と物質Bの量との差（A - B及びB - Aの双方を含む）が1000以上であること等が該当する。

10

【0051】

上記のような種々の出力条件を判定する場合、出力条件判定部C1として以下に説明する他の出力条件判定部を用いることができる。図3は、図1に示す出力条件判定部C1として使用可能な他の出力条件判定部C1aの構成を示すブロック図である。図3に示す出力条件判定部C1aと図2に示す出力条件判定部C1とで異なる点は、結果記憶部C11と比較器C13との間に演算回路C14が追加された点であり、その他の点は図2に示す出力条件判定部C1と同様であるので詳細な説明は省略する。

【0052】

演算回路C14は、結果記憶部C11に記憶されている物質カウンタB1のカウント値に対して所定の演算を行い、カウント値から演算された演算値を比較器C13へ出力する。比較器C13は、演算回路C14から出力される演算値と出力指定値記憶部C12に記憶されている出力条件とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路SNへ出力する。その後、出力スイッチC10は、出力条件検出ネットワーク回路SNから出力指示信号を受けると、結果記憶部C11に記憶されている物質カウンタB1のカウント値を表示装置DDへ出力する。この場合、カウント値から演算される種々の演算値を出力条件として用いることができる。なお、本例では、結果記憶部C11に記憶されているカウント値をシミュレーションデータとして出力しているが、演算回路C14の演算値をシミュレーションデータとして出力するようにしてもよい。この点に関して他の演算回路も同様である。

20

30

【0053】

図4は、図1に示す出力条件判定部C1として使用可能な他の出力条件判定部C1bの構成を示すブロック図である。図4に示す出力条件判定部C1bと図2に示す出力条件判定部C1とで異なる点は、結果記憶部C11のカウント値、出力指定値記憶部C12の出力条件及び比較器C13の比較結果を用いて出力条件を演算する演算回路C14aが付加された点であり、その他の点は図2に示す出力条件判定部C1と同様であるので詳細な説明は省略する。

【0054】

演算回路C14aは、結果記憶部C11に記憶されている物質カウンタB1のカウント値、出力指定値記憶部C12の出力指定値及び比較器C13の比較結果値の少なくとも一つを用いて、入れ替え又は加算、減算等の種々の演算を行い、演算値を新たな出力条件として出力指定値記憶部C12に記憶させる。比較器C13は、結果記憶部C11から出力される物質カウンタB1のカウント値と出力指定値記憶部C12に記憶されている現在の出力条件とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路SNへ出力する。その後、出力スイッチC10は、出力条件検出ネットワーク回路SNから出力指示信号を受けると、結果記憶部C11に記憶されている物質カウンタB1のカウント値を表示装置DDへ出力する。本例では、演算回路C14aが更新回路の一例に相当する。

40

【0055】

この場合、結果記憶部C11に記憶されている物質カウンタB1のカウント値、出力指定値記憶部C12の出力指定値及び比較器C13の比較結果値の中から任意に選択した値

50

を用いて出力条件を更新することができるので、動的に出力条件を種々の値に変更することができる。

【 0 0 5 6 】

図 5 は、図 1 に示す出力条件判定部 C 1 として使用可能な他の出力条件判定部 C 1 c の構成を示すブロック図である。図 5 に示す出力条件判定部 C 1 c と図 3 に示す出力条件判定部 C 1 a とで異なる点は、結果記憶部 C 1 1 が複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k (k は任意の正数) に変更され、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k の出力に対して所定の演算を行う演算回路 C 1 4 b が付加された点であり、その他の点は図 3 に示す出力条件判定部 C 1 a と同様であるので詳細な説明は省略する。

【 0 0 5 7 】

複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k は、物質カウンタ B 1 のカウント値の時系列データとして記録時間に対応付けて当該記録時間のカウント値をそれぞれ記憶する。演算回路 C 1 4 b は、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている物質カウンタ B 1 の時系列データに対して所定の演算を行い、時系列データから演算された演算値を比較器 C 1 3 へ出力する。比較器 C 1 3 は、演算回路 C 1 4 b から出力される演算値と出力指定値記憶部 C 1 2 に記憶されている出力指定値とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。その後、出力スイッチ C 1 0 は、出力条件検出ネットワーク回路 S N から出力指示信号を受けると、時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている物質カウンタ B 1 の時系列データを記録時間とともに表示装置 D D へ出力する。本例では、時系列結果記憶部 C 1 1 1 ~ C 1 1 k が時系列値記憶回路の一例に相当する。

【 0 0 5 8 】

例えば、演算回路 C 1 4 b は、差分 $Q(t) - Q(t - 1)$ (ここで、 $Q(t)$ は時間 t における物質の量、 $Q(t - 1)$ は時間 t より 1 つ前の時間 $t - 1$ における物質の量) により算出される反応速度、差分の差分 $P(t) - P(t - 1)$ (ここで、 $P(t) = Q(t) - Q(t - 1)$ 、 $P(t - 1) = Q(t - 1) - Q(t - 2)$) により算出される反応加速度等を演算する。この場合、数学関数を用いた出力条件として、反応速度が 5 0 0 ~ 7 0 0 であること、反応加速度が 1 0 0 以上であること等を用いることができる。このように、本例では、物質カウンタ B 1 ~ B m の時系列データから決定されるシミュレーション結果が出力条件を満たすか否かを判定することができるので、反応速度及び反応加速度等の微分値を出力条件として用いることができる。なお、本例では、時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている時系列データすべてをシミュレーションデータとして出力しているが、一部の時系列結果記憶部の時系列データのみをシミュレーションデータとして出力するようにしてもよい。

【 0 0 5 9 】

図 6 は、図 1 に示す出力条件判定部 C 1 として使用可能な他の出力条件判定部 C 1 d の構成を示すブロック図である。図 6 に示す出力条件判定部 C 1 d と図 5 に示す出力条件判定部 C 1 c とで異なる点は、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k の出力から演算回路 C 1 4 c への入力を選択する入力選択回路 C 1 5 が付加された点であり、その他の点は図 5 に示す出力条件判定部 C 1 c と同様であるので詳細な説明は省略する。

【 0 0 6 0 】

入力選択回路 C 1 5 は、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k の時系列データの中から外部からの選択信号等に応じて所定の時系列データを選択して演算回路 C 1 4 c へ出力する。演算回路 C 1 4 c は、入力される時系列データに対して所定の演算を行い、演算値を比較器 C 1 3 へ出力する。比較器 C 1 3 は、演算回路 C 1 4 c から出力される演算値と出力指定値記憶部 C 1 2 に記憶されている出力指定値とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。その後、出力スイッチ C 1 0 は、出力条件検出ネットワーク回路 S N から出力指示信号を受けると、入力選択回路 C 1 5 により選択された時系列データを表示装置 D D へ出力する。本例では、入力選択回路 C 1 5 が選択回路の一例に相当する。

10

20

30

40

50

【 0 0 6 1 】

この場合、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k のうち所定の時系列結果記憶部の時系列データから演算されるシミュレーション結果が出力条件を満たすか否かを判定することができるので、使用する時系列データを動的に切り換えることができるとともに、必要な時系列データのみを用いてシミュレーションデータの出力判定をより高速に実行することができる。なお、本例では、入力選択回路 C 1 5 により選択された時系列データをシミュレーションデータとして出力しているが、時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている時系列データをシミュレーションデータとして出力するようにしてもよい。この点に関して他の入力選択回路も同様である。

【 0 0 6 2 】

図 7 は、図 1 に示す出力条件判定部 C 1 として使用可能な他の出力条件判定部 C 1 e の構成を示すブロック図である。図 7 に示す出力条件判定部 C 1 e と図 5 に示す出力条件判定部 C 1 c とで異なる点は、演算回路 C 1 4 b が複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k の出力の分布を計算する分布計算回路 C 1 6 に変更されるとともに、出力指定値記憶部 C 1 2 が出力指定分布記憶部 C 1 7 に変更された点であり、その他の点は図 5 に示す出力条件判定部 C 1 c と同様であるので詳細な説明は省略する。

【 0 0 6 3 】

分布計算回路 C 1 6 は、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている物質カウンタ B 1 の時系列データの分布を演算し、演算した分布を比較器 C 1 3 へ出力する。出力指定分布記憶部 C 1 7 は、シミュレーションデータの出力条件となる出力指定分布を記憶する。比較器 C 1 3 は、分布計算回路 C 1 6 から出力される分布と出力指定分布記憶部 C 1 7 に記憶されている出力指定分布とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。その後、出力スイッチ C 1 0 は、出力条件検出ネットワーク回路 S N から出力指示信号を受けると、時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている物質カウンタ B 1 の時系列データを記録時間とともに表示装置 D D へ出力する。本例では、分布計算回路 C 1 6 が分布演算回路の一例に相当し、出力指定分布記憶部 C 1 7 が出力条件記憶回路及び個別出力条件記憶回路の一例に相当する。

【 0 0 6 4 】

この場合、時系列データから演算された分布が出力条件を満たすか否かを判定することができるので、時系列データの個々の演算値だけでなく、複数の時系列データから決定される分布を出力条件として用いることができる。なお、本例では、時系列結果記憶部 C 1 1 1 ~ C 1 1 k に記憶されている時系列データすべてをシミュレーションデータとして出力しているが、分布計算回路 C 1 6 により算出された分布をシミュレーションデータとして出力するようにしてもよい。この点に関して他の分布計算回路も同様である。

【 0 0 6 5 】

図 8 は、図 1 に示す出力条件判定部 C 1 として使用可能な他の出力条件判定部 C 1 f の構成を示すブロック図である。図 8 に示す出力条件判定部 C 1 f と図 6 に示す出力条件判定部 C 1 d とで異なる点は、演算回路 C 1 4 c が分布計算回路 C 1 6 に変更された点であり、その他の点は図 6 に示す出力条件判定部 C 1 d と同様であるので詳細な説明は省略する。

【 0 0 6 6 】

分布計算回路 C 1 6 は、入力選択回路 C 1 5 により選択された時系列データ分布を演算し、演算した分布を比較器 C 1 3 へ出力する。比較器 C 1 3 は、分布計算回路 C 1 6 から出力される分布と出力指定分布記憶部 C 1 7 に記憶されている出力指定分布とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路 S N へ出力する。その後、出力スイッチ C 1 0 は、出力条件検出ネットワーク回路 S N から出力指示信号を受けると、入力選択回路 C 1 5 により選択された時系列データを表示装置 D D へ出力する。

【 0 0 6 7 】

この場合、複数の時系列結果記憶部 C 1 1 1 ~ C 1 1 k のうち所定の時系列結果記憶部の時系列データから演算される分布が出力条件を満たすか否かを判定することができるの

10

20

30

40

50

で、所定の時系列データから演算される分布を出力条件として用いることができ、また、使用する時系列データを動的に切り換えることができるとともに、必要な時系列データのみを用いてシミュレーションデータの出力判定をより高速に実行することができる。

【0068】

図9は、図1に示す出力条件判定部C1として使用可能な他の出力条件判定部C1gの構成を示すブロック図である。図9に示す出力条件判定部C1gと図7に示す出力条件判定部C1eとで異なる点は、演算回路C14dが付加され、分布計算回路C16が演算回路C14dの演算値の分布を求める点であり、その他の点は図7に示す出力条件判定部C1eと同様であるので詳細な説明は省略する。

【0069】

演算回路C14dは、複数の時系列結果記憶部C111～C11kに記憶されている物質カウンタB1の時系列データに対して所定の演算を行い、時系列データから演算された演算値を分布計算回路C16へ出力する。分布計算回路C16は、演算回路C14dから出力される演算値の分布を計算し、計算した分布を比較器C13へ出力する。比較器C13は、分布計算回路C16から出力される分布と出力指定分布記憶部C17に記憶されている出力指定分布とが一致するか否かを判定し、比較結果を出力条件検出ネットワーク回路SNへ出力する。その後、出力スイッチC10は、出力条件検出ネットワーク回路SNから出力指示信号を受けると、時系列結果記憶部C111～C11kに記憶されている物質カウンタB1の時系列データを記録時間とともに表示装置DDへ出力する。

【0070】

この場合、時系列データから演算された演算値の分布が出力条件を満たすか否かを判定することができるので、時系列データの個々の演算値だけでなく、複数の時系列データに対して種々の演算を行った演算値の分布を出力条件として用いることができる。

【0071】

図10は、図1に示すハードウェアシミュレータによるシミュレーションの例を説明するための模式図である。図10に示す例は、glucose（グルコース）を分解する代謝過程であるGlycolysis（解糖）を示しており、hexokinase（ヘキソキナーゼ）が酵素となり、glucose及びATP（アデノシン三リン酸）からglucose 6P（グルコース-6-リン酸）、ADP（アデノシン二リン酸）及びH₊が生成される。

【0072】

この例では、まず、乱数発生器Rから所定の乱数が絞り回路Vへ入力される。このとき、酵素カウンタKには、hexokinaseの分子数とそのカウント値として設定され、hexokinaseの分子数に応じて絞り回路Vの出力が絞られ、乱数発生器Rの乱数及びhexokinaseの分子数に応じて反応実行回路HによるGlycolysisの実行及び不実行が制御される。

【0073】

反応実行回路Hは、反応前の物質であるglucose及びATPの分子数を表す物質カウンタBa, Bbと、反応後の物質であるglucose 6P, ADP及びH₊の分子数又は原子数を表す物質カウンタBc, Bd, Beとに接続切り換え回路（図示省略）により接続されている。

【0074】

反応実行回路Hは、絞り回路Vを介して出力されるデータが“1”、すなわち反応を実行する場合、物質カウンタBa, Bbにそのカウント値を1だけ減少するように指示するとともに、物質カウンタBc, Bd, Beにそのカウント値を1だけ増加するように指示し、物質カウンタBa, Bbは、1だけカウント値を減少させ、物質カウンタBc, Bd, Beは、1だけカウント値を増加させる。

【0075】

このようにして、図1に示すハードウェアシミュレータを用い、hexokinaseを酵素としてglucose及びATPからglucose 6P, ADP及びH₊を生成

10

20

30

40

50

するGlycolysisによる各物質の変化量をシミュレーションすることができる。

【0076】

その後、物質カウンタBa ~ Beのカウンタ値と記憶されている出力値A ~ Eとが一致するか否かが出力条件判定部Ca ~ Ceによりそれぞれ判定され、最終的に、出力条件検出ネットワーク回路Sにより出力条件判定部Ca ~ Ceの比較結果を集計して最終出力条件を満たしているか否かの判断が行われ、最終出力条件を満たしていると判断された場合、表示装置DDに物質カウンタBa ~ Bdの出力値A ~ Eが表示される。

【0077】

次に、細胞内の各物質の濃度勾配を考慮して細胞内の生化学反応をシミュレーションする場合について説明する。図11は、細胞内の各物質の濃度勾配を考慮して細胞内の生化学反応をシミュレーションする方法を説明するための模式図である。

10

【0078】

図11に示すように、細胞内の生化学反応をシミュレーションする場合、一つの細胞を複数のセルCEに空間分割し、セルCEごとに物質の量を保持させ、セルオートマトンにより各物質の濃度勾配をシミュレーションする。すなわち、対象とするセル内の各物質の濃度(量)と近傍の6個のセル内の物質の濃度(量)とからセル間での各物質の拡散をシミュレーションする。

【0079】

例えば、隣接する2つのセルC1, C2に、濃度の異なる物質1、物質2及び物質3がそれぞれ含まれている場合、セルC1, C2間では、濃度の高い方から低い方へ各物質が拡散し、このセル間での拡散を以下のようにしてシミュレーションすることができる。

20

【0080】

図12は、図11に示す2つのセルにおける物質の拡散をシミュレーションする場合のハードウェアシミュレータの構成を示すブロック図である。図12に示すハードウェアシミュレータは、セルC1用のハードウェアシミュレータCB1、セルC2用のハードウェアシミュレータCB2及び拡散回路KCを備える。

【0081】

図12に示すハードウェアシミュレータCB1内の物質カウンタB1 ~ B3の各カウント値は、セルC1内の物質1 ~ 物質3の分子数又は原子数を表し、ハードウェアシミュレータCB2内の物質カウンタB1' ~ B3'の各カウント値は、セルC2内の物質1 ~ 物質3の分子数又は原子数を表し、各物質カウンタB1 ~ B3, B1' ~ B3'は、拡散回路KCを介して接続されている。

30

【0082】

拡散回路KCは、物質カウンタB1 ~ B3, B1' ~ B3'のカウント値、すなわち各物質の分子数又は原子数に応じて各物質が拡散するように、物質カウンタB1 ~ B3, B1' ~ B3'のカウント値を制御する。例えば、物質カウンタB1のカウント値が物質カウンタB1'のカウント値より大きい場合、平衡状態になるまで、所定の拡散速度に従い、物質カウンタB1のカウント値を順次減少させるとともに、これに対応させて物質カウンタB1'のカウント値を順次増加させる。

【0083】

40

なお、図12では、セルC1, C2用のハードウェアシミュレータCB1, CB2において物質カウンタB1 ~ B3, B1' ~ B3'及び出力条件判定部C1 ~ C3, C1' ~ C3'のみを図示しているが、各ハードウェアシミュレータCB1, CB2も、図1に示すハードウェアシミュレータと同様に構成され、乱数発生器、酵素カウンタ、絞り回路、反応実行回路、接続切り換え回路及び出力条件検出ネットワーク回路(図示省略)を有している。したがって、ハードウェアシミュレータCB1, CB2も、図1に示すハードウェアシミュレータと同様に動作し、各セルC1, C2ごとに内部の生化学反応がシミュレーションされ、出力条件を満たした場合にシミュレーションデータが出力される。

【0084】

上記のように、細胞を複数のセルに分割し、セルごとに生化学反応による物質の変化量

50

をシミュレーションするとともに、隣接するセル間での各物質の拡散をシミュレーションすることにより、細胞内の各物質の濃度勾配を考慮して細胞内の物質の変化量をシミュレーションすることができ、出力条件を満たした場合にシミュレーションデータを表示装置等に出力することができる。

【 0 0 8 5 】

次に、多細胞の生化学反応をシミュレーションする場合について説明する。図 1 3 は、多細胞の生化学反応をシミュレーションする方法を説明するための概略図である。図 1 3 に示すように、図 1 1 と同様に各細胞を複数のセル C E (図中のハッチングのないセル) に分割するとともに、細胞間に存在する細胞壁を複数の細胞壁セル W C (図中のハッチングを施したセル) に分割する。この場合、各細胞内では、図 1 1 及び図 1 2 を用いて説明した細胞内のシミュレーションと同様に生化学反応がシミュレーションされる。

10

【 0 0 8 6 】

また、細胞壁を表す細胞壁セル W C の部分は、例えば、拡散が起こらない、すなわち細胞間で物質が拡散しないものとしてシミュレーションを行ってもよく、また、細胞壁でもある程度の拡散が行われるとして、細胞内の細胞セルと同様に拡散回路を用いて拡散をシミュレーションしてもよい。

【 0 0 8 7 】

上記のように、各細胞を複数のセルに分割するとともに、細胞壁を複数の細胞壁セルに分割し、セルごとに生化学反応による物質の変化量をシミュレーションするとともに、細胞内で隣接するセル間の各物質の拡散等をシミュレーションすることにより、多細胞について、その生化学反応を同様にシミュレーションし、出力条件を満たした場合にシミュレーションデータを表示装置等に出力することができる。

20

【 0 0 8 8 】

次に、本発明の第 2 の実施の形態によるハードウェアシミュレータについて説明する。図 1 4 は、本発明の第 2 の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。図 1 4 に示すハードウェアシミュレータと図 1 に示すハードウェアシミュレータとで異なる点は、複数の出力条件判定部 C 1 ~ C m 及び出力条件検出ネットワーク回路 S N に代えて複数の結果記憶部 M 1 ~ M m、複数の出力スイッチ O 1 ~ O m、分布関数選択回路 K C、分布計算回路 B C、比較器 C M 及び出力指定分布記憶部 F B が付加された点であり、その他の点は図 1 に示すハードウェアシミュレータと同様であるので詳細な説明は省略する。

30

【 0 0 8 9 】

結果記憶部 M 1 ~ M m は、物質カウンタ B 1 ~ B m から出力されるカウント値をそれぞれ記憶する。分布関数選択回路 K C は、分布計算回路 B C が分布計算に使用する分布関数を選択する。分布計算回路 B C は、予め複数の分布関数を記憶しており、分布関数選択回路 K C により選択された分布関数を用いて結果記憶部 M 1 ~ M m に記憶されているカウント値の分布を算出し、比較器 C M へ出力する。出力指定分布記憶部 F B は、シミュレーションデータの出力条件となる出力指定分布を記憶する。比較器 C M は、分布計算回路 B C から出力されるカウント値の分布と出力指定分布記憶部 F B に記憶されている出力指定分布とが一致するか否かを判定し、分布が一致していると判断した場合、出力指示信号を出力スイッチ O 1 ~ O m へ出力する。出力スイッチ O 1 ~ O m は、出力指示信号の指示に従い、結果記憶部 M 1 ~ M m に記憶されている物質カウンタ B 1 ~ B m の各カウント値を表示装置 D D へ出力し、表示装置 D D は、結果記憶部 M 1 ~ M m から出力された物質カウンタ B 1 ~ B m の各カウント値を表示する。

40

【 0 0 9 0 】

本実施の形態において、出力指定分布記憶部 F B が出力条件記憶回路の一例に相当し、出力スイッチ O 1 ~ O m 及び比較器 C M が判定回路の一例に相当し、結果記憶部 M 1 ~ M m、分布関数選択回路 K C、分布計算回路 B C が分布演算回路の一例に相当し、分布関数選択回路 K C が指定回路の一例に相当し、分布計算回路 B C が分布計算回路の一例に相当し、その他は第 1 の実施の形態と同様である。

50

【 0 0 9 1 】

上記の動作により、本実施の形態では、第 1 の実施の形態と同様の効果を奏するとともに、物質カウンタ B 1 ~ B m のカウント値から算出された分布が出力指定分布を満たすか否かを判定することができるので、物質カウンタ B 1 ~ B m の個々のカウント値だけでなく、複数のカウント値から決定される分布を出力条件として用いることができる。また、分布計算回路 B C で使用する演算方式を任意に選択することができるので、種々の分布を出力条件として用いることができる。

【 0 0 9 2 】

次に、本発明の第 3 の実施の形態によるハードウェアシミュレータについて説明する。図 1 5 は、本発明の第 3 の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。図 1 5 に示すハードウェアシミュレータと図 1 4 示すハードウェアシミュレータとで異なる点は、入力選択回路 I S が付加されるとともに、複数の出力スイッチ O 1 ~ O m に代えて出力スイッチ O S が付加された点であり、その他の点は図 1 4 に示すハードウェアシミュレータと同様であるので詳細な説明は省略する。

10

【 0 0 9 3 】

入力選択回路 I S は、結果記憶部 M 1 ~ M m に記憶されている物質カウンタ B 1 ~ B m のカウント値の中から外部からの選択信号等に応じて所定のカウント値を選択して分布計算回路 B C へ出力する。分布計算回路 B C は、分布関数選択回路 K C により選択された分布関数を用いて入力選択回路 I S により選択された結果記憶部 M 1 ~ M m に記憶されているカウント値の分布を算出し、比較器 C M へ出力する。比較器 C M は、分布計算回路 B C から出力されるカウント値の分布と出力指定分布記憶部 F B に記憶されている出力指定分布とが一致するか否かを判定し、分布が一致していると判断した場合、出力指示信号を出力スイッチ O S へ出力する。出力スイッチ O S は、出力指示信号の指示に従い、入力選択回路 I S により選択されたカウント値を表示装置 D D へ出力し、表示装置 D D は、入力選択回路 I S により選択されたカウント値を表示する。本実施の形態において、入力選択回路 I S が選択回路の一例に相当し、その他は第 2 の実施の形態と同様である。

20

【 0 0 9 4 】

上記の動作により、本実施の形態では、第 2 の実施の形態と同様の効果を奏するとともに、複数の物質カウンタ B 1 ~ B m のうち所定の物質カウンタ B 1 ~ B m のカウント値から演算される分布が出力指定分布を満たすか否かを判定することができるので、使用する物質カウンタ B 1 ~ B m のカウント値を動的に切り換えることができるとともに、必要なカウント値のみを用いてシミュレーションデータの出力判定をより高速に実行することができる。

30

【 0 0 9 5 】

次に、本発明の第 4 の実施の形態によるハードウェアシミュレータについて説明する。図 1 6 は、本発明の第 4 の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。図 1 6 に示すハードウェアシミュレータと図 1 4 示すハードウェアシミュレータとで異なる点は、分布計算回路 B C の分布、出力指定分布記憶部 F B の出力指定分布及び比較器 C M の比較結果を用いて出力指定分布を演算する演算回路 C C が付加された点であり、その他の点は図 1 4 に示すハードウェアシミュレータと同様であるので詳細な説明は省略する。

40

【 0 0 9 6 】

演算回路 C C は、分布計算回路 B C により算出された分布、出力指定分布記憶部 F B の出力指定分布及び比較器 C M の比較結果値の少なくとも一つを用いて所定の演算を行い、演算値を新たな出力指定分布として出力指定分布記憶部 F B に記憶させる。比較器 C M は、分布計算回路 B C から出力されるカウント値の分布と出力指定分布記憶部 F B に記憶されている出力指定分布とが一致するか否かを判定し、分布が一致していると判断した場合、出力指示信号を出力スイッチ O 1 ~ O m へ出力する。出力スイッチ O 1 ~ O m は、出力指示信号の指示に従い、結果記憶部 M 1 ~ M m に記憶されている物質カウンタ B 1 ~ B m の各カウント値を表示装置 D D へ出力し、表示装置 D D は、結果記憶部 M 1 ~ M m から出

50

力された物質カウンタ B 1 ~ B m の各カウント値を表示する。本実施の形態において、演算回路 C C が更新回路の一例に相当し、その他は第 2 の実施の形態と同様である。

【 0 0 9 7 】

上記の動作により、本実施の形態では、第 2 の実施の形態と同様の効果を奏するとともに、分布計算回路 B C により算出された分布、出力指定分布記憶部 F B の出力条件及び比較器 C M の比較結果の中から任意に選択した値を用いて出力条件を更新することができるので、出力条件を種々の値に変更することができる。

【 0 0 9 8 】

なお、上記の各実施の形態は、任意に組み合わせることができ、その場合、組み合わせた各実施の形態の効果を奏することができ、例えば、図 1 4 乃至図 1 6 に示す結果記憶部 M 1 ~ M m に代えて図 5 に示す時系列結果記憶部 C 1 1 1 ~ C 1 1 k を用いる等の種々の変更が可能である。

10

【 0 0 9 9 】

また、本発明が適用可能なハードウェアシミュレータは、上記の例に特に限定されず、所定のハードウェアから構成され、シミュレーション対象物間の反応によるシミュレーション対象物の変化量をシミュレーションするハードウェアシミュレータであれば、種々の分野に適用可能である。例えば、脳細胞及び神経回路網等の生物シミュレーション、遺伝子進化及び生物の個体進化シミュレーション、渡り鳥の移動等に関する生態系シミュレーション、移動物に関する交通システムシミュレーション、避難シミュレーション、数値流体シミュレーション、気象シミュレーション、ロジスティクスシミュレーション、電力供給シミュレーション、都市計画等に関する都市シミュレーション、企業間取引及び株式・先物取引等に関する経済システムシミュレーション、経営シミュレーション、電気回路及び集積回路等の電磁シミュレーション、半導体及び材料の電子レベルシミュレーションに適用することができる。

20

【 図面の簡単な説明 】

【 0 1 0 0 】

【 図 1 】 本発明の第 1 の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。

【 図 2 】 図 1 に示す出力条件判定部の一例の構成を示すブロック図である。

【 図 3 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

30

【 図 4 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

【 図 5 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

【 図 6 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

【 図 7 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

【 図 8 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

40

【 図 9 】 図 1 に示す出力条件判定部として使用可能な他の出力条件判定部の構成を示すブロック図である。

【 図 1 0 】 図 1 に示すハードウェアシミュレータによるシミュレーションの例を説明するための模式図である。

【 図 1 1 】 細胞内の各物質の濃度勾配を考慮して細胞内の生化学反応をシミュレーションする方法を説明するための模式図である。

【 図 1 2 】 図 1 1 に示す 2 つのセルにおける物質の拡散をシミュレーションする場合のハードウェアシミュレータの構成を示すブロック図である。

【 図 1 3 】 多細胞の生化学反応をシミュレーションする方法を説明するための概略図であ

50

る。

【図14】本発明の第2の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。

【図15】本発明の第3の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。


【図16】本発明の第4の実施の形態によるハードウェアシミュレータの構成を示すブロック図である。

【符号の説明】


【0101】

R 1 ~ R n	乱数発生器	10
K 1 ~ K n	酵素カウンタ	
V 1 ~ V n	絞り回路	
H 1 ~ H n	反応実行回路	
B 1 ~ B m	物質カウンタ	
S W	接続切り換え回路	
C 1 ~ C m , C 1 a ~ C 1 g	出力条件判定部	
S N	出力条件検出ネットワーク回路	
C 1 1 , M 1 ~ M m	結果記憶部	
C 1 2	出力指定値記憶部	
C 1 3 , C M	比較器	20
C 1 4 , C 1 4 a ~ C 1 4 d , C C	演算回路	
C 1 5 , I S	入力選択回路	
C 1 6 , B C	分布計算回路	
C 1 1 1 ~ C 1 1 k	時系列結果記憶部	
K C	分布関数選択回路	
F B	出力指定分布記憶部	
D D	表示装置	


【図1】




【図2】




【図3】




【図4】




【図6】




【図5】




【図7】




【図8】




【図9】




【図10】




【図11】




【図13】




【図12】




【図 14】



【図 15】



【図 16】



フロントページの続き

(72)発明者 下原 勝憲

京都府相楽郡精華町光台二丁目2番地2 株式会社国際電気通信基礎技術研究所内

審査官 神田 和輝

(56)参考文献 特開2003-180400(JP,A)

(58)調査した分野(Int.Cl., DB名)

B01J 19/00

C01B 61/00

G06F 17/00 - 17/18

G06F 19/00